PCI总线多用户数据缓冲区管理器的实现
乔庐峰①② ; 王志功① ; 黄斌① ; 陆园琳①
① 东南大学射频与光电集成电路研究所 南京 210096;② 南京通信工程学院 南京 210007
Implementation of PCI Bus Multi-user Data Buffer Manager
Qiao Lu-feng①② ; Wang Zhi-gong① ; Huang Bin① ; Lu Yuan-lin①
① Institute of RF- & OE-ICs, Southeast University,Nanjing 210096, China;② Institute of Communication Engineering, Nanjing 210007, China
摘要 分析了一种PCI总线上支持多个用户的数据缓冲区管理器电路所采用的电路结构,给出了关键点的仿真波形.从理论上分析了用户的缓冲区分配原则、端口总线带宽、用户最大服务等待时间和最小缓冲区数量等工作参数.给出了多用户缓冲区管理器中所需要最小存储区的计算方法.以分析为基础,采用XILINX的XCV600EPQ240实现了128用户缓冲区管理器电路,并在实际系统中进行了测试和验证.
关键词 ：
VLSI ,
PCI总线 ,
先入先出存储器 ,
缓冲区管理 ,
现场可编程门阵列
Abstract ：The circuit structure of a kind of PCI bus multi-user data Buffer Manager (BM) is analyzed in this paper, and typical simulating waveform is presented. The method to allocate the data buffers, port bandwidth, maximum user waiting time and minimum user buffer requirements are analyzed theoretically. The expression to calculate the minimum memory needed in the BM is given. Based on the analysis, a 128-user buffer manager is realized with XILINX XCV600EPQ240 and verified in application systems.
Key words ：
VLSI
PCI bus
FIFO memory
Buffer manager
FPGA
收稿日期: 2004-02-27
[1]
燕威,薛长斌. 高效低功耗低并行度LDPC编码方法
[2]
江政泓, 林郁,黄志洪,杨立群, 杨海钢. 面向AIC结构的FPGA映射工具
[3]
蔡烁, 邝继顺, 刘铁桥, 周颖波. 一种高效的门级电路可靠度估算方法
[4]
赵磊, 王祖林, 郭旭静, 华更新. 一种SRAM型FPGA抗软错误物理设计方法
[5]
屈小钢; 杨海钢. 版图面积受限POR电路中复位延迟问题的研究
[6]
杨海钢; 孙嘉斌;王 慰. FPGA器件设计技术发展综述
[7]
王 前; 吕东强; 栗 靖; 葛宝珊. 新型9/7小波基构造及快速实现
[8]
邱 昕; 张 浩; 亓中瑞; 刘 壹; 陈 杰. 一种高速自适应Reed-Solomon译码结构及其VLSI优化实现
[9]
李健; 乔飞; 罗嵘; 杨华中. 无SRAM的H.264/AVC去块效应滤波器
[10]
胡东伟; 陈杰. TD-SCDMA中基于块判决反馈的联合检测算法及其VLSI实现
[11]
袁丹寿;戎蒙恬. 一种可重构的快速有限域乘法结构
[12]
李 菊; 陈 禾; 金俊坤; 吴嗣亮. 基于FFT的两种伪码快速捕获方案的研究与实现
[13]
艾渤; 葛建华; 赵妍妮. 多径衰落下符号定时恢复算法的改进
[14]
陆健峰; 王朔中. 基于时间约束的FPGA数字水印
[15]
乔世杰; 智贵连; 王国裕. 基于小波图像编码的远程监控系统的设计与实现
2005, Vol. 27 
