电子与信息学报
   
  
   首页  |  期刊介绍  |  出版道德声明  |  编 委 会  |  投稿指南  |  期刊订阅  |  联系我们  |  留言板  |  English
电子与信息学报  2008, Vol. 30 Issue (7): 1630-1634     DOI: 10.3724/SP.J.1146.2006.01915
论文 最新目录| 下期目录| 过刊浏览| 高级检索 |
同步部分并行结构的准循环LDPC码译码器
许恩杨; 姜明; 赵春明
东南大学移动通信国家重点实验室 南京 210096
A Synchro Partially Parallel Architecture for Quasi-Cyclic LDPC Codes
Xu En-yang; Jiang Ming; Zhao Chun-ming
National Mobile Communication Research Lab., Southeast University, Nanjing 210096, China

     京ICP备20021838号-8

版权所有 © 2010 《电子与信息学报》编辑部
中国科学院电子学研究所, 北京市2702信箱,邮编:100190 
电话:+86-10-58887066 传真:+86-10- 58887539,Email: jeit@mail.ie.ac.cn

本系统由北京玛格泰克科技发展有限公司设计开发  技术支持:support@magtech.com.cn